安森美半導體針對數位及混合訊號ASIC推出具價格競爭力的 0.18 µm CMOS製程

2009年10月12日 – 全球領先的高性能、高效能矽方案供應商安森美半導體(ON Semiconductor，Nasdaq：ONNN)擴展訂製晶圓代工能力，推出新的具價格競爭力、符合業界標準的0.18微米(µm) CMOS工藝技術。

這ONC18工藝是開發低功率及高整合度數字及混合訊號專用積體電路(ASIC)的極佳平台，用於汽車、工業及醫療應用。這個以ONC18工藝為基礎的方案將在安森美半導體位於美國俄勒岡州Gresham的8英寸晶圓製造廠製造，因此，預期對於尋求遵從國際武器貿易規章(ITAR)的合作夥伴、在美國國內生產的美國軍事應用設計人員而言，也具備吸引力。

安森美半導體訂製及晶圓代工分部總經理Rick Whitcomb說：「ONC18工藝使汽車、工業、醫療和軍事部門的設計人員可開發整合的低功率數位及混合訊號ASIC，既快速又符合成本效益。此工藝的‘在岸’製造屬性尤其適用於美國軍事客戶，同時此工藝的持續開發計劃進一步彰顯安森美半導體致力於訂製晶圓代工業務。」

ONC18工藝適合於要求多達1,000萬閘的ASIC，具有4到6層金屬，讓設計人員整合1.8伏(V)內核電壓及1.8 V和3.3 V輸入/輸出(I/O)。混合訊號設計用元件包括多種電阻，以及額定值[每平方微米1.0毫微微(femtofarad)法(fF/µm2)]和高量值(2.0 fF/µm2)的可堆疊金屬-絕緣體-金屬(MIM)電容。這基礎工藝支持擴展的模組化0.18 µm雙極型-CMOS-DMOS(BCD)工藝，以及高壓工藝路線圖。

支援安森美半導體此一新工藝的設計套件提供全面的I/O及記憶體庫。高密度內核的閘密度及功率消耗分別是124 K gates/mm2 和 46 µW/ MHz/gate，混合訊號內核單元的閘密度及功率消耗分別是每平方毫米120 K gates/mm2和 28 µW/ MHz/gate。記憶體選擇包括1.1兆位元( Mb)同步單埠及512千位元(Kb)雙埠靜態隨機存取記憶體(SRAM)，以及1.1 Mb高密度、低洩漏過孔可編程唯讀記憶體(ROM)。 ONC18平台的後續開發將使安森美半導體能夠提供更強的混合訊號能力及更高電壓處理選擇。

新工藝的設計方法相容於常見的數位及類比/混合訊號電腦輔助設計(CAD)工具，包括Cadence®、Synopsys®及Mentor Graphics®等工具。安森美半導體的專長服務，如用於原型製造的先進裸片接合(stitching)及穿梭shuttle)服務，也可用於基於ONC18的設計。

更多技術資訊請瀏覽www.onsemi.com 或聯繫Kirk Peterson(電郵：kirk.peterson@onsemi.com)。

關於安森美半導體(ON Semiconductor)

安森美半導體(ON Semiconductor，Nasdaq：ONNN)擁有跨越全球的物流網路和強大的產品系列，是電腦、通訊、消費產品、汽車、工業 、醫療和軍事/航空市場之首選高性能、高效能矽方案供應商，幫助設計人員提升電子產品的系統效能，既快速又符合高成本效益。公司的產品系列包括電源管理、訊號、邏輯、離散及訂製器件。公司在北美、歐洲和亞太地區等關鍵市場營運包括製造廠、銷售辦事處和設計中心的業務網路。欲查詢公司詳情，請瀏覽安森美半導體網站：www.onsemi.com。