賽靈思推出Vivado設計套件2014.3版、軟體開發套件與全新UltraFast嵌入式設計方法指南

美商賽靈思 (Xilinx, Inc.；NASDAQ：XLNX) 今天宣布推出可編程業界唯一SoC級加強型設計套件Vivado®設計套件之2014.3版本、軟體設計工具 (SDK) 和全新UltraFast™嵌入式設計方法指南，為Zynq®-7000 All Programmable SoC元件的生產力帶來重大突破。伴隨此款最新版Vivado設計套件推出的還包括其內含的Vivado高階合成 (HLS) 和IPI (IP Integrator) 技術的加強功能，以及SDK內各種全新效能監控與視覺化功能。這些加強功能與全新UltraFast™嵌入式設計方法指南併用時，都證實可將SoC元件的生產力提升10倍以上。

加速建置和驗證作業：Vivado HLS的加強功能包含更佳QoR (Quality-of-Results)的C語言合成技術及強化AMBA AXI-4介面的自動推理功能，以至提升整合時間與品質。 Vivado HLS可直接從C演算法的規格中建置IP和進行驗證作業，不僅快速達到可匹敵手寫編程的RTL和驗證，並可在速度上大幅超越RTL模擬。目前已有超過千名系統設計師採用的Vivado HLS也支援不斷成長的硬體建置式軟體函式庫生態體系。這個加強功能後的Vivado 設計套件 2014.3版，可支援超過40項OpenCV函數，現由賽靈思科技創投公司和聯盟計畫成員Auviz Systems公司提供。

加速整合時間：Vivado IPI 的加強功能包括:藉由串流和記憶體映射AXI互聯之間的自動化連結，可促進和簡化採用Zynq SoC系統之IP整合作業。而Vivado IPI的另一項新功能是針對賽靈思優質聯盟夥伴IP的推按式IP評估要求。Vivado 設計套件 2014.3版新增了Xylon™ logicBRICKS™評估IP核心，而未來的版本將擴大和加入其他聯盟計畫成員的IP。全新的logicBRICKS IP可快速評估有效率的影像與視訊IP，並可進一步擴充Vivado IP Catalog。

加速系統設計和軟體開發：賽靈思的軟體開發套件 (SDK) 已加入系統儀表和效能視覺化功能，可快速發現系統效能瓶頸，並執行假設性流程。賽靈思SDK 2014.3版提供能與FPGA架構共同運作的可配置式AXI流量生成器，讓設計人員在開發週期中提早設計嵌入式軟體。

UltraFast嵌入式設計方法指南：為使Vivado 的UltraFast™ 設計方法更完備，賽靈思推出全新的UltraFast嵌入式設計方法指南 (UG1046)，為設計團隊 (包含系統設計師、軟體工程師和硬體設計師) 提供各種最佳實務作法，同時可運用各種Zynq All Programmable SoC元件實現可預期的成功，並提升嵌入式系統的生產力。

供貨時程

Vivado®設計套件2014.3版本已可支援賽靈思7系列、Zynq All Programmable SoC和 UltraScale™元件。請至www.xilinx.com/download網站下載Vivado和賽靈思SDK。欲瞭解更多相關資訊，請觀看What’s New in Vivado 2014.3 QuickTake影片、註冊參加線上訓練課程、運用UltraFast設計方法和Vivado設計套件中的目標參考設計，即可快速提升設計生產力。

關於賽靈思

賽靈思公司 (Xilinx, Inc.；NASDAQ：XLNX) 是全球 All Programmable FPGA、SoC與 3D ICs 的領導廠商。這些業界領先的元件與其新一代設計環境和IP相結合，將能滿足客戶對於可編程邏輯系統整合的多元需求。欲瞭解更多賽靈思公司資訊，請瀏覽www.xilinx.com網站。