Sony擴增投資堆疊式CMOS感光元件產能
獨家開發CMOS感光元件技術,引領影像新紀元的Sony宣布將於2014會計年度下半年至2015會計年度上半年期間,以350億日圓的金額投資長崎科技中心(Nagasaki TEC)與熊本科技中心(Kumamoto TEC),以增加「堆疊式 CMOS 感光元件」[i]的產能。
影像大廠Sony自2014年1月起,投資設立山形科技中心(Yamagata TEC),規劃為打造「堆疊式 CMOS 感光元件」的主要據點。而透過這項的投資計畫主要希望增加長崎科技中心Layering process[ii]以及熊本科技中心Mastering process[iii]的產能,同時讓在山形科技中心(Yamagata TEC)導入Mastering process的製程,預計將使整體製程更加完整。
此項計畫是Sony 感光元件事業中長期計畫的一部分,希望達到總產能75,000片的目標[iv];並預期在2015年8月,自現今每月約60,000片的數量提高到68,000片。
「堆疊式 CMOS 感光元件」能透過更輕薄的尺寸,提供卓越的影像品質、更進階的功能;而在智慧型手機與平板電腦等行動裝置生產不斷擴充的市場條件下,對於感光元件的需求也預期會同步增加;Sony希望透過加強「堆疊式 CMOS 感光元件」的製造能力,同時讓生產運作更加整合,鞏固於市場中的領導品牌地位。
此項計畫整體投資金額約350億日圓,預計於今年的會計年度(FY14)期間,分別投注30億日圓與60億日圓於長崎與熊本科技中心;並於2015會計年度投資260億於長崎科技中心。
i「堆疊式CMOS感光元件」是將背照式畫素設計於上方,而邏輯線路則移至元件下方這樣會讓感光元件縮小一倍的體積 (感光度不變)。
ii Layering process是指背照式畫素跟訊號設計於同一層。
iii Mastering process是指畫素與邏輯線路使用成疊方式生產,即堆疊式感光元件。