賽靈思ISE Design Suite 13.3 設計套件 完整客制化精度浮點運算支援

全球可編程平台領導廠商美商賽靈思（Xilinx, Inc.；NASDAQ：XLNX)）今日宣布發表全新ISE® Design Suite 13.3設計套件，其中結合了許多全新功能，能讓數位訊號處理器(DSP)設計業者針對無線、醫療、航太與國防、高效能運算與視訊應用等設計，輕鬆地加入位元精準的完全客制化單、雙精度浮點運算功能。客戶可透過System Generator for DSP，以及運用Xilinx Floating-Point Operator IP LogiCORE™執行上述設計流程。結合單、雙精度、以及業界唯一具備完全客制化精度浮點運算功能，加上備受市場肯定的System Generator for DSP帶來的高生產力，DSP設計業者可在這種萬事俱備的環境中輕鬆地設計、模擬和建置各種浮點運算設計，並能對矽元件部分及系統所需要的功耗擁有更佳的掌握度。

賽靈思公司設計方法行銷部門資深行銷總監Tom Feist表示：「相較於競爭廠商提供的解決方案，目前只有System Generator for DSP能為研發業者提供位元精準的解決方案，也就是我們能保證模擬模型可吻合實體設計的硬體建置。賽靈思的7系列28奈米FPGA能在單一元件中提供運算速度高達1.33 teraflop的單精度浮點運算效能，進而帶動業者相繼運用這個簡單易用的設計流程，開發出完美的成品。」

賽靈思的Floating-Point Operator核心可讓各種浮點計算作業能在FPGA中執行。當透過CORE Generator工具產生核心時，該作業即可確定，而現在則由System Generator來執行這項工作，同時每項作業變數有一個共用的AXI-4串流介面。以往客戶可運用CORE Generator中的完全客制化精度浮點運算IP，在單賽靈思FPGA元件中加入浮點運算設計。然而，要採用這種設計流程，業者必須了解VHDL或Verilog語言，而且對DSP研發業者來說模擬作業亦是一大挑戰。但有了ISE Design Suite 13.3設計套件後，研發業者現在可透過運用The Math Works’ Simulink®的各種模擬功能，從更高的抽象層了解他們的系統，可確保設計對精確度的要求。

ISE Design Suite 13.3 設計套件也加入了Red Hat Enterprise Linux 6作業系統，並針對邏輯、嵌入式和系統版本用戶提供加強的生產力功能。所有版本都內含隨插即用IP的加強功能和支援7系列 FPGA。嵌入式與系統版本內含Platform Studio簡單易用的強化功能，其中包括全新的圖形化設計檢視(Graphical Design View)功能。邏輯版內含支援PlanAhead™設計分析工具的生產力強化功能，包括針對HDL檔案的圖形階層檢視器(Graphical Hierarchy Viewer)。

客戶現在即可上網下載ISE Design Suite13.3設計套件，並可馬上著手進行設計。另外，客戶還可下載賽靈思最新有關System Generator中浮點運算支援的白皮書(請參閱浮點運算DSP演算法)，進一步瞭解IDS 13.3如何提升生產力。客戶亦可至YouTube網站觀看介紹浮點運算支援功能的相關影片。

供應時程與售價
所有ISE版本現可提供全新的ISE Design Suite 13設計套件，邏輯版售價由2,995美元起，可以支援32位元與64位元的Windows 7作業系統。客戶可至賽靈思網站免費下載30天的全功能評估版本。如欲立即獲得ISE Design Suite 13軟體，或想瞭解更多關於功耗與節省成本的設計方法和ISE Design Suite 13的各項生產力的創新功能，請瀏覽網站：www.xilinx.com/ISE。

關於賽靈思
賽靈思公司（Xilinx, Inc.(NASDAQ: XLNX)）是全球最完整可編程邏輯解決方案之領導廠商。欲獲得更多關於賽靈思公司的資訊，請瀏覽賽靈思公司網站： www.xilinx.com/tw。